Функциональная верификация VHDL-описаний синхронных цифровых устройств (Бибило Петр Николаевич; Авдеев Николай Александрович; Романов Владимир Ильич); Ленанд, 2020

The problems of functional verification of projects of synchronous digital devices presented in the VHDL language are considered. VHDL is widely used hardware description language of projects when creating electronic equipment on a modern element base of ultra large-scale digital system and systems-on-chip. Functional verification is understood as verifying that VHDL project descriptions comply with the design specifications. The main attention is paid to the verification of VHDL descriptions of control logic blocks and complex functional blocks, as well as compact functional tests creation. A large number of examples are included that can be used to improve the skills of writing VHDL programs and practical skills in the Questa Sim system in industrial design. This book is for students, undergraduates and post-graduate students studying the VHDL language and its application in computer-aided design systems, as well as for specialists involved in the design of digital devices and systems. Key words: VHDL, Functional verification, SoC, Testbench.
Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов.

Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании.

Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Развернуть фото

Смотри также о книге.

Основные характеристики товара

Параметр	Значение
ISBN	978-5-9710-7228-7
Автор(ы)	Бибило Петр Николаевич; Авдеев Николай Александрович; Романов Владимир Ильич
Вес	0.44кг
Возрастные ограничения	12
Год издания	2020
Издатель	Ленанд
Кол-во страниц	328
Количество страниц	328
Переплет	Твердая бумажная
Раздел	Программирование
Размеры	60x90/16
Формат	152x215мм
Язык издания	Русский